SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP63206994

Publication date:

1988-08-26

Inventor:

UESUGI MASARU: others: 01

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

G11C11/34

- International: - euronean:


Application number:

JP19870039513 19870223

Priority number(s):

Abstract of JP63206994

PURPOSE: To cope with the difference of refresh time caused by the bit variance by realizing the switch between the external control refresh and the internal control refresh via an external input. CONSTITUTION: A refresh mode set by the external control is selected by a refresh controller 31 and the original refresh time of a chip is monitored by a memory tester, etc. Then the optimum value obtained from said monitored value is set at a timer counter 32 in terms of time. Thus the refresh time needed for the chip is set and therefore programmed. Then the controller 31 selects a refresh mode set by the internal control and a semiconductor memory device is actuated. Thus it is possible to cope with the difference of refresh time and to perform a refresh action in an optimum refresh cycle.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁(1P)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-206994

Mint Cl 1

織別記号 363

庁内整理番号 M-8522-5B @公開 昭和63年(1988)8月26日

G 11 C 11/34

審査請求 未請求 発明の数 1 (全12頁)

の発明の名称 半選体メモリ装置

> の特 類 昭62-39513

22出 頤 昭62(1987)2月23日

の発明者 @孕 明 者

杉 聫 重 実 吉 岡

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号,沖電気工業株式会社内

沖電気工業株式会社 の出願人 東京都港区虎ノ門1丁目7番12号

の代 理 人 弁理士 柿本 恭成

Ŀ

明相書

1. 発明の名称 半導体メモリ装置

2. 特許請求の範囲

ダイナミック型メモリセルに対するメモリ動作 とは非同期に内部リフレッシュ倡号を発生してそ のメモリセルをリフレッシュさせる内部リフレッ シュ回路を有する半導体メモリ装置において、

前記内部リフレッシュ回路は、

外部制御によるリフレッシュモードと内部制御 によるリフレッシュモードとのいずれかを外部入 力により選択するリフレッシュコントローラと、 外部の要求により設定された時間間隔で前記内

部リフレッシュ信号を出力するタイマカウンタと を備えたことを特徴とする半導体メモリ装置。

3. 発明の詳細な説明 (産業上の利用分野)

太砂明は ダイナミック型メモリセルを有する 半導体メモリ装置、特に外部制御によるリフレッ シュモードと内部制御によるリフレッシュモード との切換方式に関するものである。

(従来の技術)

半導体メモリ装置のうち、随時読み書き可能な メモリ (以下、RAH という) としてスタティック 型RAH (以下、SRAHという)とダイナミック型 RAH (以下、DRAHという)とがある。DRAHはSRAH と異なり、メモリセルに記憶されたデータを放置 しておけば、その配位データを失なうという性質 があるが、SRAHに比べて1メモリセルの構成素子 数が少ないため、集積回路化する場合、1メモリ セルの占有面積がSRAMに比べて小さいので高集積 化に向き、大容量のメモリとして広く用いられて いる。DRAHは一定時間ごとにメモリセルへ再書き 込み(すなわち、リフレッシュ)を行う必要があ るが、このリフレッシュ操作を簡単化してSRAHと 同機な使用法が可能となるように種々の提案がな されている.

従来、この種の技術としては、①ダイジェスト オブ テクニカル ペーパーズ (DIGEST OF TECHNICAL PAPERS) . (1986-2-21) 74 4 ー イー イー インターナショナル ソリッド ・ステイト サーキットュ コンファレンス (IFFF International Solid-State Circuits Conference) (米) 「ア ワンメガビットバーチ ュアリイ エスラム (A 1Hb Virtually SRAH) 」 P.252 -253 、及び②ダイジェスト オブ テク ニカル ペーパーズ (DIGEST OF TECHNICAL PAPERS) アイ イー イー イ ー シンボジ ウム オン ブイエルエスアイ テクノロジィ (IFFF SYMPOSIUM ON VISI TECHNOLOGY) (米) 「セルフ・アラインド リフレッシュ スキー ムフォー ブイエルエスアイ インテリジュント ダイナミック ラムズ (Self-Aligned Refresh Schem for VLS1 Intelligent Dynamic RAMs); P.85-86、に配載されるものがあった。以下、そ の構成を図を用いて説明する。

第2図は前記文献①に記載された従来の半導体

以上の構成において、行アドレスバッファ2から入力された行アドレスAIO〜A8、AIT、AI8 が選択回路6を通してメモリマクロセル1に供給され、ファ3を介して列アドレスA9〜AI6 が入力されると、その行アドレスA9〜AI6 が入力されると、その行アドレスA9〜AI6 が入力されると、その行アドレスA9〜AI6 はメモリマクロセル1内で解説される。この選択されたメモリセルは、図示していコントロール回路によりデータの読み出しか、または書き込みかが指定され、読み出しの場合にはそのメモリセルに格納され、書き込みの場合には入出力バッファアを通して入力され、書き込みの場合には入出力バッファアを通して入力されるデータをそのメモリセルに格納する。

内部リフレッシュ回路 4 は内部リフレッシュ信 号を一定の所期で出力し、リフレッシュアドレス カウンタ5 に与える。リフレッシュアドレスカウ ンタ5 はリフレッシュ用のアドレスを生成し、そ のアドレスを選択回路6 を適してメモリマクロセ メモリ装置(DRAH)の概略構成図である。

このDRAHは、集積回路上で、ORAMセルにのみ 必要な記憶情報の更新のためのリフレッシュ 動作を行わせることにより、チップ外部から はSRAMとして使用できるようにした回路で、 VSRAM(VIRTUALLY SRAM) といわれている。

VSRAM は、DRAMメモリセル群及びデコード等を有するメモリマクロセル1、行下ドレスA0~A4 A17、A18 を入力する行アドレスバッファ2、列アレスA0~A16 を入力する行アドレスバッファ3、リフレッシュタイマ等を有し内部リフレッシュ信号を出力する内部リフレッシュ用のアドレスを生成するリフレッシュアドレスカウンタちを備え、行アドレスパッファ2の出力とリフレッシュアドレスカウンタウッシュアドレスカウンタウッシュアドレスカウンタウッシュアドレスカウンタウッシュアドレスカウンタラの山力とのいずれか一力が選択回路6により選択されてメモリマクロセル1に接続される。またメモリマクロセル1には続きれる。またメモリマクロセル1には代替の出力を行う入出力バ情報の出力を行う入出力バッファが接続されている。

ル1へ供給する。すると、メモリマクロセル1で はリフレッシュ用のアドレスを解読し、その解読 結果に基づきメモリセルを選択し、そのメモリセ ルに対してリフレッシュを行う。

ここで、メモリアクセス動作とリフレッシュ動 作とは完全に非同期で行われる。そのため、メモ リアクセス動作の命令とリフレッシュ動作の命令 とが同時にメモリセルに要求されることがある。 このような場合、リフレッシュ動作はメモリデー タ保持の必要条件なので、チップ内部において選 択回路6によりリフレッシュアドレスカウンタ5 の出力を選択させてその出力をメモリマクロセル 1に与え、リフレッシュ動作を優先させ、しかる 後、選択回路6により行アドレスパッファ2の出 カをメモリマクロセル1に与えて通常のメモリア クセスを行うようにしている。チップ内部では通 常のメモリアクセス動作とリフレッシュ動作の競 合時、1回のメモリアクセスに対し、リフレッシ ュアクセスと本来のメモリアクセスとの2回のア クセスが行われることにより、それによって完全 なリフレッシュが行れる代りに、本来のメモリア クセスタイムが内部リフレッシュ分遅れることに なる。

そこで、この欠点を除去するために上配文献② では、内部リフレッシュ信号の周期を決定する方 法として、内部リフレッシュ回路4内に、チップ 内部のメモリセルリフレッシュ特性を示すモニタ セルと、そのモニタセルのリーク状態を検出する リークセンサとを設け、そのリークセンサによっ マモニタセルのデータ保持時間をモニタし、チャ ブ内部のリフレッシュ周期を自動的に決定してい る。このようにリフレッシュ馬期を自動的に自己 整合 (self align) することにより、リフレッシュ物化により視費する電力の削減と、リフレッシュホールドタイムのデストに要するコストの削減 を図っている。

(発明が解決しようとする問題点)

しかしながら、上記文献②の技術では、高密度 メモリの場合、リフレッシュ特性そのものをモニ タすることは可能であっても、各ピットのメモリ せいのばらつきにより生ずるリフレッシュ時間の ばらつきをモニタし、そのリフレッシュ時間の最 小値を基準にしてリフレッシュ馬期を決定しよう としても、その時間内に、全ビットのメモリエ化下 を1つのモニダセルとみてその全体的な電圧・ジュ マリークェンサで増出して強制的にリンシュ

を行ってしまうため、前記のようなリフレッシュ 時間のばらつきまでモニタすることができなかっ た。すなわち、ビットばらつきによるリフレッシュ時間の違いに対応してリフレッシュ周期を最適 低に変更することができなかった。

本発明は前記従来技術が持っていた同類点として、ビットばらつきによるリフレッシュ時間の逸 いに対応してリフレッシュ開期を表遊値に変更す ることができない点について解決した半導体メモ リ数置を提供するものである。

(問題点を解決するための手段)

本発明は前記問題点を解決するために、QRAHX モリセルに対するメモリ動作とは非同期に内部リフレッシュ信号を発生してそのメモリセルをリフレッシュをせる内部リフレッシュ回路を有する半球休メモリ装置において、前記内部リフレッシュマードと内格制的によるリフレッシュモードとのいずれかを分が入力により選択するリフレッシュコントの一方と、外部の要求により設定された時間間隔で育 記内部リフレッシュ信号を出力するタイマカウン タとを備えたものである。 (作 用)

本発明によれば、以上のように半等体メモリ装置を構成したので、リフレッシュコントローラにより外部制制によるリフレッシュをデモ選択し、ナップの本来のリフレッシュ時間をメモリテスタ等でモニタし、そのモニタ値から得られる最適値をタイマカウンタに時間設定することによってチップに必要なリフレッシュ時間をプログラムする。しかる後、リフレッシュコントロー選択し、牛等休メモリ設定を動作させれば、ビットばらつきによるリフレッシュ時間の違いに対応した最適なリフレッシュ時間の違いに対応した最適なリフレッシュ周期でリフレッシュ強体が行える。従って前配問間点を除去できるのである。(実践例)

第1図は本発明の実施例を示す半導体メモリ装置の構成ブロック図である。

この半導体メモリ装置はVSRAM 型の装置であり、

例えば行アドレスAO~A8、A17 、A18 を入力する 行アドレスバッファ10、例えば列アドレスA9~ A16 を入力する列アドレスバッファ11. コントロ ール回路12、例えば1メガビット(IHb) の容量を もち4個並列に配列されたメモリマクロセル13-1 ~13-4、及び入出力バッファ (以下、I/O バッフ ァという)14を備えている。行アドレスパッファ 10は行アドレスパス15を介して各メモリマクロセ /レ13-1~13-4に接続され、同じく列アドレスバッ ファ11は列アドレスバス16を介して各メモリマク ロセル13-1~13-4に接続されている。コントロー ル回路12はコントロールバス17を介して各メモリ マクロセル13-1~13-4に接続され、チップセレク ト信母で下によりメモリマクロセル13-1~13-4の 1 つを選択し、読み出し信号/外部リフレッシュ 信号OE/RFSIIにより各メモリマクロセル13-1~ 13-4に対するデータの読み出しあるいは外部から のリフレッシュ動作の創御を行い、さらに書き込 み信号WEにより各メモリマクロセル13-1~13-4 に対するデータの書き込みを制御するための回路 である。各メモリマクロセル13-1~13-4は、週間のRAMで構成されており、ノーマルワードラインとビットラインに接続された1HbのRAMメモリモル、リフレッシュワードライン、及びデコーグ等をそれぞれ有し、入出力バス(以下、1/0 バスという)18を介して1/0 バッファ14に接続されている。1/0 バッファ14は例えば8つの入出力信号1/0 1~1/0 8の増幅とレベル変換を行う回路である。

また第1図には、内部リフレッシュ国路19が設けられ、その内部リフレッシュ回路19の出力側が リフレッシュアドレスカウンタ20の入力側に出力側が され、リフレッシュアドレスカウンタ20の出力側 が行アドレスバス15に接続されている。さらに行 アドレスバス15反び列アドレス16にはアドレス変 化検出器21の入力側が接続され、そのアドレス変 化器21の出力側がコントロールクロック発生器22 の入力側に接続され、そのコントロールクロック 13-4に接続されている。

ここで 内部リフレッシュ同路19はメモリ動作 とは非同期に内部リフレッシュ信号REFを発生し てメモリセルをリフレッシュさせるための回路で あり、バルス発生回路30、リフレッシュコントロ ーラ31、及びタイマカウンタ32を備えている。パ ルス発生回路30は、各メモリマクロセル13-1~ 13-4とは非同期で動作し、所定周期のバルス信号 OSCを生成してそれをリフレッシュコントロー ラ31に供給する回路である。リフレッシュコント ローラ31は、パルス信号OSC、チップセレクト 信号で下、読み出し信号/外部リフレッシュ信号 OF/RFSH、及び外部信号PSが入力され、その 外部倡号PSにより、外部制御によるリフレッシ ュモード(以下、外部制御リフレッシュモードと いう)か、あるいは内部制御によるリフレッシュ モード(以下、内部制御リフレッシュモードとい う) かの選択を行う回路である。タイマカウンタ 32は、リフレッシュコントローラ31の出力に基づ OS Cを計数して内部リフレッシュ倡号REF を生 成し、それをリフレッシュアドレスカウンタ20に

与える回路である。このタイマカウンタ32はアド レス変化検出器21の出力信号ATD に基づき、内部 制御リフレッシュモード時においてリフレッシュ 動能化とノーマル動作とが歳合した場合に、どちら を先に行うかの判定を行う機能を有している。

リフレッシュアドレスカウンタ20は、タイマカウンタ32からの内部アドレス電子REF に逃づきリフレッシュアドレスを生成し、それを行アドレスパス15を選して各メモリマクロセル13-1~13-4及 びアドレス変化検出器21は、タイマカウンタ32の出力に基づき行アドレスバス15及び列アドレスバス16上のアドレスの変化を検出し、出力信号パイスインをイマカウンタ32及びコントロールクロック発生器22に与えてメモリマクロセル13-1~13-4のリフレッシュ動作を行力すと回路である。コントロールクロック発生器22は、アドレス変化検出器21の出力に基づきクロック信号を生成し、それを各メモリスクロセル13-1~13-2に供給する回路である。第3回は第1回中のパルス発生回路30の一構成

例を示す回路図である。このパルス発生回路30は 任業の開油数のパルス信号できてを出力できる回 路構成になっており リングオシレータ等の発振 器40を有し、その発揚器40の出力側に複数個の分 周回路41-1~41-3が縦続接続されている。また、 低レベル(以下、"し"という)の外部倡号であ を入力する端子42-1、及び高レベル(以下、"H" という)のほ母が供給されレーザや過震流等によ って切断可能な端で42-2~42-4が設けられている。 発振器40の出力側と端子42-1は否定論理和ゲート (以下、NOR という) 43-1の入力側に接続され、 分層间路41-1の出力側と端子42-2はNOR43-2 の入 カ側に、分周回路41-2の出力側と端子42-3は NOR43-3 の入力側に、さらに分周回路41-3の出力 側と端子42-4はNOR43-4 の入力側にそれぞれ接続 されている。各NOR43-1 ~43-4の出力側はNOR44 の入力側に接続され、そのNOR44 の出力側からバ ルス信号OSCが出力される構成になっている。 このパルス発生回路30において、各NOR42-2 ~ 43-4の一方の入力が"H"の間は、発振器40の出

カがNOR43-1 . 44を派してパルス信号OSCの形 で出力される。例えば、端子42-4の部分がレーザ や過低流等により切断されると、NOR43-4 に対し て "H" の入力がなくなり、分周回路41-3の出力 がそのNOR43-4 及びNOR44 を頂してパルス信号 OSCの形で出力される。そのため、得たい周波 数に対応する端子42-2~42-4部分を切断すること により、パルス信号OSCの周波数をプログラム することが可能となる。なお、外部信号 PSが供 給される端子42-1を例えば外部引出し用のボンデ ィングパッドにしておけば、プローブによるテス ト時においてそのアローブの出力を "H" または "1." に変化させることにより、その端子42-1の レベルを選択することができる。テスト後はその 端子49-1を大地または電波に接続することにより、 その蝎子レベルの"L"または"H"の選択が可

第4図は第1図中のリフレッシュコントローラ 31及びタイマカウンタ32の一構成例を示す回路図 である。

リフレッシュコントローラ31は、インバータ50。 51, 52, 53、否定論理積ゲート(以下、NANDとい う) 54, 55, 56, 57、NOR58 、及び遅延回路59を 有している。外部信号PSはインバータ51で反転 され、NANO55で読み出し信号/外部リフレッシュ 信号OF/RFSIIとの否定論理積がとられ、さらに NAND56でパルス信号OSCとの否定論理積がとら れた後、タイマカウンタ32へ入力される。読み出 し信号/外部リフレッシュ信号OE/RFSIIはイン バータ50で反転され、NAND54でチップセレクト信 母で下との論理技がとられ、さらにNOR58で外部 信号PSとの否定論理和がとられた後、ノード M58 に出力される。ノードN58 の信号は遅延回路 59で遅延し、インバータ52で反転された後、 MAND57によって該ノードN58 の信号との否定論理 確がとられる。NAND57の出力はインバータ53で反 転され、ノードN53 に出力されてタイマカウンタ 32に供給される構成になっている。

タイマカウンタ32は、端子D, CK, S, Q, で をもつ6個の遅延型フリップフロップ(以下、FF という)60-1〜60-6、10個のインバータ61〜70、 8個のMAND71〜78、2個のMOR79, 80、及び遅短 回路81を有している。1 段目のF660-1はその端子 6Kがリフレッシュコントローラ31におけるMAND56 の出力側に接続され、その端子Dとでが共通接続 され、その端子SがノードN72を介してMAND72の 出力側に接続され、その端子のが2 段目FF60-2の 端子でKに接続されている。以下同様に、2 段目 FF60-2から6 段目FF60-6はで縦続接続されている。 リフレッシュコントローラ31におけるノードN58 の信号はインバータ61で反転されると共に、バル ス信号の5ではインバータ62で反転され、それら のインバータ61, 62の出力がMAND71により否定論 理積がとられた後、ノード71に出力されMAND72に 与えられる。

5 段目 FF60-5における端子Qの信号はノード N60 に出力され、インバータ63で反転され、 NAND73によりアドレス変化検出器21の出力信号 和1D との否定論理積がとられた後、ノードN73 に 出力されてNAND72に与えられる。6 段目FF60-6に おける端子Qの信号はインバータ68で反転されて ノードN68 に出力され、MANDTSによりノードN60 の信号との否定論理積がとられてノードN75 に出 力され、さらにインバータ67で反転された後、ノード07に出力されてN0R79 に与えられる。一方、 ノードN68 の信号は、N0R80 によりノードN60 の 信号との否定論理和がとられてノードN80 に出力 され、NANDT6によりアドレス変化検出器20の出力 信号との否定論理積がとられた後、MANDT7、78か らなるフリップフロップに入力される。

1

そのフリップフロップの出力は、インバータ69. 70を通してノードR70 に出力され、NOR79 に与えられる。NOR79 はノードR53 、N67 、N70 の億号の否定論理和をとる。そのNOR79 の出力はインパータ66で反転され、NAND74により、チップ内部で発生するパワーオン時のイニシャルセット億号下NTとの否定論理積がとられ、さらにインバータ65で反転された後、内部リフレッシュ億号REFとして出力されて、第1図のリフレッシュのサンタ20に与よられる。この内部リフレッシスカウンタ20に与よられる。この内部リフレッシスカウンタ20に与よられる。この内部リフレッシュ

内部リフレッシュ信号REF も "L" に初期化され

る。信号OF/RFSHが"H"なので、ノードN72 が"H"で、各FF60-1~60-6はリセット状態にな っている。信号OF/RFSHが "H" から "L" に なると、ノードN58 , N53 が "H" になり、遅延 同路59の遅延で、ノードN53 は "H" から "L" になる。ノードNS8 は信号OE/RFSHに同期して "H"から"L"になる。また外部信号PSが "L"だと、NAND55がイネーブルとなり、信号 ○F / RFSIIが .* L * になってバルス信号 OS Cが 1 段目FF60-1の端子CKに入力する。FF60-5, 60-6 の状態が確定するまでの時間より信号TEZ/RFSII が"し"になっている時間が十分短いという条件 では、FF60-5, 60-6の出力は、FF60-5の端子Qに 挖続されたノードNGO が "H"、FF60-6の端子Q 及びインバータ68に接続されたノードN68 が "L" のままなので NOR79 がノードN53 の状態だけで 決定する。従って内部リフレッシュ信号REF はノ ードM53 に同期してインバータ65から出力される。 信号OF/RFSIIが "L" から "H" になると、

ュ信号REF は遅延回路81で遅延し、インバータ64 で反転された後、ノードR64 に出力されてNAND72、 78に与えられる。NAND72ではノードR64 、N71 。 N73 の信号の否定論理様をとり、その出力信号を ノードN72 に出力して各FF60-1~60-6の端子Sに 供給する様成になっている。

以上のように構成される半導体メモリ装置の動作を(1)外部制御リフレッシュ時と、(2)内部制御リフレッシュ時と、(3)内部制御リフレッシュ時と、(3)内部制プレッシュ時とに分け、第5回~第9回は、第1回、第3回及び第4回の動作を説明するためのタイミングチャートであり、それらの回面中、M. H-1 は外部アドレス、N, N+1, N+2 はリフレッシュアドレスを表わしている。

(1) 外部側切りフレッシュ時(PTS="L") (1) 外部の読み出し信号/外部リフレッシュ 信号のE/RFSIIでリフレッシュサイクルを決定する場合(第5回)

第4図のイニシャルセット信号TNTが"L" から"H"になることで、NAND77がイネーブル、

NAND56はディスエーブルとなり、パルス信号 OSCは1段目FF60-1に入力せずノードN71 も "L" になるので、FF60-1~60-6は初期状態とな る。内部リフレッシュ信号REF の立上りと立下り で、第1図のアドレス変化検出器21が出力し、そ の最初の出力信号ATD の出力を受けてメモリマク ロセル13-1~13-4のリフレッシュワードラインが 立上り、リフレッシュアドレスカウンタ20で選定 されたリフレッシュアドレスNのリフレッシュを 行う、リフレッシュ終了後、リフレッシュアドレ スはリフレッシュアドレスカウンタによりN+1 に カウントアップされる。また次のアドレス変化検 出器21の出力信号ATD の立上りにより、メモリマ クロセル13-1~13-4のノーマルワードラインが立 上り、アドレスAO〜A18 における外部アドレスM のリフレッシュを行う。この場合のリフレッシュ サイクルは信号OE/RFSIIのサイクルとなる。

(ii)外部の読み出し信号/外部リフレッシュ 信号 OE / RFSIIとタイマカウンタ32でリフレッシュを制御する場合(第6図) この場合は信号OE/RFSIIでリフレッシュサイクルを決定するのではなく、パルス信号OSOを 入力とするタイマカウンタ32中のFF60-1~60-6で リフレッシュサイクルを決定する場合である。

信号でデノRFSHのサ下り時は、第5図と同様に ノードN58 が "H" となるが、信号OF/RFSIIが "L"のままなのでそのノード58も"H"を保持 する。ノードN58 が "H" になったのを受けてノ - FN53 が"H"になり 遅延回路59による遅延 を受けてそのノードN53 が"し"となることで、 第5回と画様にリフレッシュアドレスNのリフレ ッシュと外部アドレスMのリフレッシュを行う。 また。内部リフレッシュ信号REF が反転されたノ ードN64 上の信号は、遅延回路81により遅延を受 けて然ら図のようになり、そのノードN64 が"L" の間、ノードN72 が"H"となるのでFF60-1~ 60-6はリセットされている。内部リフレッシュ信 母REF が "L" となり、ノードN72 が "L" にな った時点から、FF60-1~60-6はセットされ、 パルス信号OSCを受けてそのFF60-1~60-6が動

た、リフレッシュアドレスカウンタ19で生成され るリフレッシュアドレスは、リフレッシュアドレ スN+1 のリフレッシュ終丁後、N+2 にカウントア ップされる。

(2) 内部制御リフレッシュ時(PS="H")

なお、この場合は外部信号Pでが"H"なので、 ノードN58, N53 がともに"L"に固定され、読 み出し信号/外部リフレッシュ信号でE/RFSIIに よる影響は受けない。

(i) リフレッシュのみを行う場合(第7図) この場合は信号のE/RFSIによるコントロール ではなく、タイマカウンタ32のみでリフレッシュ を行う場合である。動作は前記館6回のタイマカ ウンタ32によるリフレッシュと同じである。バル 2個号のSOによりタイマカウンタ32のFF60-1~ 60-6が動き、5段目FF60-5の出力側ノードN60と 6段目FF60-6の出力側ノードN68 が"H"になっ た時、内部リフレッシュ信号REF が出力される。 内部リフレッシュ信号REF のリセットは、遅延回 路81の遅延分でノードN72 が"H"になり、その 路81の遅延分でノードN72 が"H"になり、その きはじめる.

5 段目FF60-5の出力側ノードN60 及び6 段目 FF60-6の出力側ノードN68 が"H"になった時、 NAND75の出力側ノードN75 が "L"となり、ノー ドN53 N70 も "L"となっているので、内部リ フレッシュ信号REF が"H"となる。その内部リ フレッシュ信号REF は遅延回路81を通りノード N72 が "H" になることで、FF60-1~60-6がりセ ットされ、ノードNGO , NG8 はそれぞれ初期状態 "L", "H"となる。これにより内部リフレッ シュ信号REF は"L"となる。ノードN72 が"し" になった時点からFF60-1~60-6はセットされ、パ ルス信号OSCを受けてFF60-1~60-6が動きはじ める。信母OF/RFSIIによる内部リフレッシュ信 母RFF のサトリンサ下り時 第1回のアドレス変 化検出器21が出力してリフレッシュ動作を行うの と同様に、タイマカウンタ32から出力される内部 リフレッシュ信号REF の立上りと立下り時、アド レス変化器21が出力し、リフレッシュアドレス N+1 . 外部アドレスMのリフレッシュを行う。ま

倡号REFが"し"にリセットされる。

(ii) ノーマルアクセスとリフレッシュ競合時 内部制御リフレッシュの場合、ノーマルアクセ スとリフレッシュ動作は非同期に行われる。そこ で、タイマカウンタ32のリフレッシュサイクルを 2つの領域に分け、一方はノーマルアクセスを先 行して行い、ノーマルアクセス終了後にリフレッ シュを行う場合、他方はリフレッシュを先行し、 リフレッシュ終了後にノーマルアクセスを行う場 合に分けた。なお、第7図において、ノードN72 が "L" になりFF60-1~60-6がイネーブルになっ てからそのFF60-5の出力側ノードN60 が"L"に なるまでの時間をノーマルアクセス優先領域、ノ ードN60 が"L"から"H"になるまでの時間を リフレッシュ優先領域と指定した。また第1図の J/0 バッファ14の入出力信号J/0 1~I/0 8は、 リフレッシュ動作中、ハイインピーダンス(以下、 "HZ" という) 状態になっている。

(ii)(a) ノーマルアクセス優先領域でノーマ ルアクセスリクエストがきた場合(第8図) ノーマルアクセス低先信域で外部アドレスAO〜A18 が変化し、ノーマルアクセイリクエストがきた場合、そのアドレスの変化を受けて第 1 図のアドレス交配検出路21が立上り、その出力信号ATOがNAND76、73に入力する。しかし、5 段目FI60-5の出力側ノードN60 が"H"なのでNOR80 の出力側ノードN60 が"H"なので、アドレス変化検出器21の出力信号ATOは内部リフレッシュ信号REF に対して無関係となり、その出力信号ATOがメモリマーロセル13-1〜13-4のノーマルワードラインを立上げ、ノーマルアクセスを実行する。この場合のリフレッシュは、前記祭7 図と同様に、ノードN60、N68 が"H"になった時に行われる。

(ii)(b) リフレッシュ優先領域でノーマルアク セスリクエストがきた場合(第9図)

リフレッシュ優先領域で外部アドレスA0〜A18 が変化し、ノーマルアクセスリクエストがきた場合、そのアドレスの変化を受けて第1図のアドレス変化検出器21が立上り、その出力信号ATD は

なお、本発明は図示の契範例に限定されず、例 えばメモリのビット数を他の数にしたり、あるい は第1図の装置金体を他の回路構成に変形するこ とも可能である。さらに、内部リフレッシュ回路 19で生成される内部リフレッシュ(国号RE7 の周波 数をタイマカウンタ32間で変更可能なように、そ のタイマカウンタ32能で変更可能なように、そ NAND76. 73に入力する。リフレッシュ優先領域で はノードN60 , N68 がともに"し"となって、 NAND76がイネーブル状態にあるため、アドレス変 化検出器21の出力信号ATD を受けて内部リフレッ シュ信号REF が出力される。また、NAND73もイネ ーブル状態にあるため、出力信号ATD が"H"の 間、FF60-1~60-6をリセットする. このリセット により、ノーマルアクセスによるアドレス変化検 出器21の立上り直後に内部リフレッシュ信号REF に対する出力信号ATD が立上らないようにしてい る。内部リフレッシュ信号REF は、遅延回路81の 遅延分でリセットされる。この場合、ノーマルリ クエストによる外部アドレスAO〜A18 の変化で立 上った出力信号ATD により、内部アクセス信号 REF を出力し、まずリフレッシュアドレスNのリ フレッシュを行う。次いで、内部リフレッシュ信 号REF の立下りによって立上る出力信号ATO によ り、外部アドレスMのノーマルアクセスを行う。 本実施例では、外部信号PSを"L"にして外 部制御リフレッシュモードに設定し、1/0 バッフ

することも可能である。

(発明の効果)

以上詳細に説明したように、本発明によれば、 外部入力により外部制御リフレッシュと内部制御 リフレッシュの切換えが行えるため、ビットばら つきによるリフレッシュ時間に完全に対応でき、 内部制御リフレッシュ時のリフレッシュインター バルをチップのもつリフレッシュ時間にプログラ ムすることができ、それによって低消貨電力化と いう効果も期待できる。


4. 図面の簡単な説明

第1回は本売明の実施例を示す半導体メモリ装置の構成プロック図、第2回は従来の半導体メモリ装置の構築構成団、第3回は第1回中のパルス発生回路の回路図、第4回は第1回中のリフレッシュコントローラ及びタイマカウンタの回路図、第5回、第6回、第7回、第7回、第3回及び第9回は第1回、第3回及び第4回の製作を示すタイミングチャートである。


特別第63-206994(9)

10……行アドレスバッファ、11……列アドレス バッファ、12……コントロール回路、13-1~13-4メモリマクロセル、14······ I/O バッファ、15 ……行アドレスバス、16……列アドレスバス、17 コントロールバス、18...... I/O バス、19...... 内部リフレッシュ回路、20……リフレッシュアド レスカウンタ 21.....アドレス変化輸出器、22... …コントロールクロック発生器、30……パルス発 **中同路 31……リフレッシュコントローラ、32…** …タイマカウンタ、Λ0~Λ16 ……アドレス、 I/O 1~I/O 8 ······ 入力出力信母 | OF / RFSII ··· …読み出し信母/外部リフレッシュ信号、OSC 部リフレッシュ信号。


出關人代理人





第5図




- 663 -










時期昭63-206994 (12)



第8図

